CAS的延遲時(shí)間和存取時(shí)間之間有著密切的聯(lián)系

★★★★★【文章導(dǎo)讀】：CAS的延遲時(shí)間和存取時(shí)間之間有著密切的聯(lián)系具體內(nèi)容是：內(nèi)存的CAS延遲時(shí)間和存取時(shí)間之間有著密切的聯(lián)系。首先解釋一下什么是內(nèi)存的CAS延遲時(shí)間。所謂CAS延遲時(shí)間，就是指內(nèi)存縱向地址脈沖的反應(yīng)時(shí)間。CAS延遲時(shí)間是在一定頻率下衡量支持不同規(guī)范內(nèi)存的重要標(biāo)志之一。在In…

來(lái)源：日期：2013-10-25 10:49:53 人氣：標(biāo)簽：

內(nèi)存的CAS延遲時(shí)間和存取時(shí)間之間有著密切的聯(lián)系。首先解釋一下什么是內(nèi)存的CAS延遲時(shí)間。所謂CAS延遲時(shí)間，就是指內(nèi)存縱向地址脈沖的反應(yīng)時(shí)間。CAS延遲時(shí)間是在一定頻率下衡量支持不同規(guī)范內(nèi)存的重要標(biāo)志之一。

在Intel公司的PC100內(nèi)存技術(shù)白皮書(shū)中指出：“符合PC100標(biāo)準(zhǔn)的內(nèi)存芯片應(yīng)該以CAS Latency（以下簡(jiǎn)稱CL）= 2的情況穩(wěn)定工作在100MHZ的頻率下。”CL=2所表示的意義是此時(shí)內(nèi)存讀取數(shù)據(jù)的延遲時(shí)間是兩個(gè)時(shí)鐘周期當(dāng)CL=3時(shí)。

內(nèi)存讀取數(shù)據(jù)的延遲時(shí)間就應(yīng)該是三個(gè)時(shí)鐘周期，因此，這“2”與“3”之間的差別就不僅僅局限于“1”了，而是1個(gè)時(shí)鐘周期。工作在相同頻率下的同種內(nèi)存，將CL設(shè)置為2會(huì)得到比3更優(yōu)秀的性能（當(dāng)然你的內(nèi)存必須支持CL=2的模式）。

為了使主板正確地為內(nèi)存設(shè)定CAS延遲時(shí)間，內(nèi)存生產(chǎn)廠商都將其內(nèi)存在不同工作頻率下所推薦的CAS延遲時(shí)間記錄在了內(nèi)存PCB板上的一塊EEPROM上，這塊芯片就是我們所說(shuō)的SPD。當(dāng)系統(tǒng)開(kāi)機(jī)時(shí)，主板BIOS會(huì)自動(dòng)檢測(cè)SPD中的信息并終確定是以CL=2還是CL=3來(lái)運(yùn)行。

【看看這篇文章在百度的收錄情況】