2.實例目標

    本實例主要實現(xiàn)了計數(shù)及進位的設計，通過幾個always模塊的設計實現(xiàn)一個特定用途的模塊——數(shù)字跑表。通過本實例，讀者應達到下面的一些實例目標。

    初步掌握verilog語言的設計方法。

    完成一個數(shù)字跑表的設計。

    原理簡介

    本數(shù)字跑表首先要從 低位的百分秒計數(shù)器開始，按照系統(tǒng)時鐘進行計數(shù)。計數(shù)至100后向秒計數(shù)器進位，秒計數(shù)器以百分秒計數(shù)器的進位位為時鐘進行計數(shù)。計數(shù)至60后向分計數(shù)器進位，分計數(shù)器以秒計數(shù)器的進位位為時鐘進行計數(shù)，讀者可以自行增加小時計數(shù)器。

    數(shù)字跑表巧妙地運用進位位作為計數(shù)時鐘來減少計數(shù)的位數(shù)。如果統(tǒng)一使用系統(tǒng)時鐘作為計數(shù)時鐘，那秒計數(shù)器將是一個6000進制的計數(shù)器，而分計數(shù)器將是一個3600000進制的計數(shù)器。這樣將極大的浪費fpga的邏輯資源。而使用進位位作為計數(shù)時鐘，只需要一個100進制的計數(shù)器和兩個60進制的計數(shù)器。

    本實例的數(shù)字跑表模塊圖。

    在實際的設計中，為了使計數(shù)器更加簡單，計數(shù)器使用高低位兩個計數(shù)器實現(xiàn)。100進制計數(shù)器分別是高位10進制計數(shù)器，低位10進制計數(shù)器;60進制計數(shù)分別是高位6進制計數(shù)器，低位10進制計數(shù)器。這樣整個數(shù)字跑表使用6個計數(shù)器實現(xiàn)。

    同時由于10進制計數(shù)器重復使用了5次，可以使用獨立的模塊實現(xiàn)10進制計數(shù)器，這樣就可以通過模塊復用來節(jié)省整個模塊使用的資源。

    數(shù)字跑表提供了清零位clr和暫停位pause，百分秒的時鐘信號可以通過系統(tǒng)時鐘分頻提供。分頻至1/100s，即可實現(xiàn)真實的時間計數(shù)。詳細的時鐘分頻設計讀者可參考相關的資料實現(xiàn)，在本實例中不再提供。

    代碼分析

    下面給出這個數(shù)字跑表的源代碼，讀者可以將這些源代碼嵌入自己的工程設計中，來實現(xiàn)數(shù)字跑表的功能。

    首先給出代碼中端口信號的定義，讀者可根據(jù)這些端口與自己的工程設計進行連接�！　lk：時鐘信號。

　　clr：異步復位信號。

　　pause：暫停信號。

　　msh、msl：百分秒的高位和低位。

　　sh、sl：秒信號的高位和低位。

　　mh、ml：分鐘信號的高位和低位。

　　下面是數(shù)字跑表的verilog hdl源代碼及說明。

　　module paobiao(clk,clr,pause,msh,msl,sh,sl,mh,ml);    //端口說明

　　input clk,clr;

　　input pause;

　　output［3:0］ msh,msl,sh,sl,mh,ml;           //內部信號說明

　　reg［3:0］ msh,msl,sh,sl,mh,ml;

　　reg cn1,cn2;                                //cn1為百分秒向秒的進位，cn2為秒向分的進位

　　//百分秒計數(shù)模塊，每計滿100，cn1 產生一個進位

　　always @(posedge clk or posedge clr) begin

　　if(clr) begin                        //異步復位

　　{msh,msl}<=8'h00;

　　cn1<=0;

　　end

　　else if(!pause) begin               //pause 為0時正常計數(shù)，為1時暫停計數(shù)

　　if(msl==9) begin

　　msl<=0;                 //低位計數(shù)至10時，低位歸零

　　if(msh==9) begin

　　msh<=0;           //低、高位計數(shù)至10時，高位歸零

　　cn1<=1;          //低、高位計數(shù)至10時，觸發(fā)進位位

　　end

　　else             //低位計數(shù)至10，高位計數(shù)未至10時，高位計數(shù)

　　msh<=msh+1;

　　end

　　else begin

　　msl<=msl+1;     //低位計數(shù)未至10時，低位計數(shù)

　　cn1<=0;         //低位計數(shù)未至10時，不觸發(fā)進位位

　　end

　　end

　　end

　　//秒計數(shù)模塊，每計滿60，cn2 產生一個進位

　　always @(posedge cn1 or posedge clr) begin

　　if(clr) begin              //異步復位

　　{sh,sl}<=8'h00;

　　cn2<=0;

　　end

　　else if(sl==9) begin

　　sl<=0;                //低位計數(shù)至10時，低位歸零

　　if(sh==5) begin

　　sh<=0;          //低位計數(shù)至10，高位計數(shù)至6時，高位歸零

　　cn2<=1;         //低位計數(shù)至10，高位計數(shù)至6時，觸發(fā)進位位

　　end

　　else

　　sh<=sh+1;       //低位計數(shù)至10，高位計未數(shù)至6時，高位計數(shù)

　　end

　　else begin

　　sl<=sl+1;             //低位計數(shù)未至10時，低位計數(shù)

　　cn2<=0;               //低位計數(shù)未至10時，不觸發(fā)進位位

　　end

　　end

　　//分鐘計數(shù)模塊，每計滿60，系統(tǒng)自動清零

　　always @(posedge cn2 or posedge clr) begin

　　if(clr) begin              //異步復位

　　{mh,ml}<=8'h00;

　　end

　　else if(ml==9) begin

　　ml<=0;                //低位計數(shù)至10時，低位歸零

　　if(mh==5)

　　mh<=0;          //低位計數(shù)至10，高位計數(shù)至6時，高位歸零

　　else

　　mh<=mh+1;       //低位計數(shù)至10，高位計未數(shù)至6時，高位計數(shù)

　　end

　　else

　　ml<=ml+1;             //低位計數(shù)未至10時，低位計數(shù)

　　end

　　endmodule

　　通過上面的這3個模塊，即可實現(xiàn)數(shù)字跑表的功能。

相關文章

• 上一篇： Verilog HDL語言之時序邏輯電路
• 下一篇： Verilog HDL語言基礎之賦值語句和塊語句