前言：

　　ddr3內(nèi)存成為主流已經(jīng)有三年多時(shí)間了，現(xiàn)在值得大家關(guān)注的除了價(jià)格還是價(jià)格。內(nèi)存領(lǐng)域，是需要有所改變的時(shí)候了。而促進(jìn)內(nèi)存領(lǐng)域革新的動(dòng)力就是去年才正式標(biāo)準(zhǔn)化的ddr4內(nèi)存……

一、一再遲到的ddr4

     提到ddr4內(nèi)存，相信大家和有一種熟悉而又陌生的感覺。早在2007年，jedec(電子元件工業(yè)聯(lián)合會(huì))就規(guī)劃出了下一代內(nèi)存ddr4的路線藍(lán)圖，按照jedec的設(shè)想，新一代的ddr4內(nèi)存將于2012年面世，在2013年普及。但是直到去年ddr4標(biāo)準(zhǔn)才正式公布，這比人們想象的時(shí)間整整晚了好幾年,ddr4幾乎被大家所遺忘。因此，在jedec藍(lán)圖中ddr4的發(fā)展進(jìn)程不得不屢次押后。

     ddr4一再難產(chǎn)的一個(gè)原因就是ddr3的挖掘潛力遠(yuǎn)超jedec的想像。目前ddr3內(nèi)存的頻率一再提升---- 高頻率已經(jīng)提升到2133mhz上，這已是ddr4內(nèi)存誕生時(shí)的初始頻率，而高頻ddr3所提供的性能已遠(yuǎn)能滿足需要也讓英特爾、amd一直對(duì)支持ddr4沒有什么熱情。另一個(gè)原因是ddr4高頻低壓所帶來的技術(shù)解決難題一直著困擾工程師們，使得內(nèi)存模塊巨頭們?cè)谕七M(jìn)ddr4內(nèi)存發(fā)展時(shí)顯得相當(dāng)猶豫。

     當(dāng)然，盡管ddr4的出場屢次延后，但ddr4的確有實(shí)力將ddr3從性能上拉下馬來。

二、ddr4,新在哪里？ 

1、高頻率、低電壓

    與之前的升級(jí)路線類似，ddr4在繼承ddr體系技術(shù)升級(jí)平滑、低成本過渡的基礎(chǔ)上，無非是朝著更高的運(yùn)行頻率、更低的功耗發(fā)展的。這次的ddr4也是如此。首先從運(yùn)行頻率頻率上來看，ddr4 內(nèi)存的工作頻率將從2133mhz 起跳， 高甚至可以達(dá)到4266mhz。這個(gè)頻率相比ddr3 內(nèi)存有相當(dāng)大的提升。此外在電壓上，ddr3 內(nèi)存的工作電壓為1.5v，而ddr4內(nèi)存的工作電壓將近一步的降低，預(yù)計(jì) 低可以做到1.2v。

2、支持雙信號(hào)傳輸機(jī)制

　　相對(duì)于ddr3，ddr4的一大改進(jìn)就體現(xiàn)在信號(hào)傳輸機(jī)制上。它擁有兩種規(guī)格:除了可支持single-endedsignaling信號(hào)( 傳統(tǒng)se信號(hào))外，還引入了differentialsignaling( 差分信號(hào)技術(shù) )技術(shù)。

　　目前無論是ddr2，還是ddr3，都是采用se信號(hào)傳輸機(jī)制。se信號(hào)傳輸就是一條線路傳輸一個(gè)信號(hào)，如64bit模組對(duì)應(yīng)64條傳輸線路，這種設(shè)計(jì)的優(yōu)點(diǎn)是pcb布線工作相對(duì)容易，畢竟有多少模組就介紹多少條傳輸線路就ok了，但它越來越難勝任高頻總線的需要.我們都知道，總線頻率的越高，對(duì)外界干擾就越敏感。而se信號(hào)傳輸機(jī)制由于抗電磁干擾性能很低，遇到干擾情況傳輸就變得越不穩(wěn)定�？紤]到ddr4 高頻率可達(dá)到4266mhz了，遠(yuǎn)高于目前的ddr3，顯然se信號(hào)傳輸機(jī)制已經(jīng)不再能滿足要求。怎么辦？ 簡單的作法那就增加多一條線路來傳輸，“雙車道高速行車”的安全性當(dāng)然要高一點(diǎn)：差分信號(hào)技術(shù)就利用兩條線路來傳送一個(gè)信號(hào)，來增加抗干擾能力。比如采用傳統(tǒng)se信號(hào)的ddr4內(nèi)存 高可達(dá)到3.2gbps傳輸速率，而差分信號(hào)版本 高可突破6.4gbps，考慮到ddr4模組位寬達(dá)到64bit，換算下來雙通道方案可提供高達(dá)102.4gbps的內(nèi)存帶寬。

　　當(dāng)然，se信號(hào)與差分信號(hào)在規(guī)格上是不可能兼容，這意味著未來存在兩種信號(hào)傳輸機(jī)制的ddr4內(nèi)存，這兩種內(nèi)存彼此互不兼容。目前jedec內(nèi)部成員也已對(duì)兩種ddr4規(guī)格達(dá)成了一致，未來平滑升級(jí)的se信號(hào)版本將出現(xiàn)在市場接替ddr3的地位，差分信號(hào)的高頻版ddr4則作為下一代產(chǎn)品。其中鎂光主要推動(dòng)差分信號(hào)技術(shù)的發(fā)展，三星公司則致力于se信號(hào)ddr4的商用化。因此，未來你要升級(jí)內(nèi)存容量時(shí)可要注意了：或許此ddr4非彼ddr4。

2、引入點(diǎn)對(duì)點(diǎn)訪問機(jī)制

　　位對(duì)于ddr3內(nèi)存來說，目前數(shù)據(jù)讀取訪問的機(jī)制是雙向傳輸。而在ddr4內(nèi)存中，訪問機(jī)制已經(jīng)改為了點(diǎn)對(duì)點(diǎn)技術(shù)，這是ddr4整個(gè)存儲(chǔ)系統(tǒng)的關(guān)鍵性設(shè)計(jì)。

在ddr 3內(nèi)存上，內(nèi)存和內(nèi)存控制器之間的連接采用是通過多點(diǎn)分支總線來實(shí)現(xiàn)。這種總線允許在一個(gè)接口上掛接許多同樣規(guī)格的芯片。我們都知道目前主板上往往為雙通道設(shè)計(jì)四根內(nèi)存插槽，但每個(gè)通道在物理結(jié)構(gòu)上只允許擴(kuò)展更大容量。這種設(shè)計(jì)的特點(diǎn)就是當(dāng)數(shù)據(jù)傳輸量一旦超過通道的承載能力，無論你怎么增加內(nèi)存容量，性能都不見的提升多少。這種設(shè)計(jì)就好比在一條主水管可以掛一個(gè)水箱或兩個(gè)水箱甚至多個(gè)水箱，但受制于主管道的大小，即便你可以增加水箱數(shù)量或大小來提升容量，但總的送水率并沒有提升。或許你會(huì)發(fā)現(xiàn)，內(nèi)存從8g增加到16g所帶來的性能提升并不比從4g增加到8g時(shí)明顯，就是這個(gè)原理了。不過，由一個(gè)“主”內(nèi)通管道掛載一個(gè)或兩相內(nèi)存模塊，支“管道”的增加將會(huì)增加pcb板設(shè)計(jì)的復(fù)雜性，在高頻下對(duì)穩(wěn)定性有一定的負(fù)面影響。

　　因此，ddr 4拋棄了這樣的設(shè)計(jì)，轉(zhuǎn)而采用點(diǎn)對(duì)點(diǎn)總線：內(nèi)存控制器每通道只能支持唯一的一根內(nèi)存。相比多點(diǎn)分支總線，點(diǎn)對(duì)點(diǎn)相當(dāng)于一條主管道只對(duì)應(yīng)一個(gè)水箱（這種機(jī)制的改變其實(shí)并不會(huì)對(duì)傳輸速度產(chǎn)生太大的影響，因?yàn)橹鞴艿赖拇笮〔]有改變），這樣設(shè)計(jì)的好處可以大大簡化內(nèi)存模塊的設(shè)計(jì)、更容易達(dá)到更高的頻率。不過，點(diǎn)對(duì)點(diǎn)設(shè)計(jì)的問題也同樣明顯：一個(gè)重要因素是點(diǎn)對(duì)點(diǎn)總線每通道只能支持一根內(nèi)存，因此如果ddr4內(nèi)存單條容量不足的話，將很難有效提升系統(tǒng)的內(nèi)存總量。當(dāng)然，這難不道聰明的開發(fā)者，3ds封裝技術(shù)就是擴(kuò)增ddr4容量的關(guān)鍵技術(shù)。

3、3ds封裝技術(shù)，讓“肚”量更大

    3ds（3-dimensional stack，三維堆疊）技術(shù)是ddr4內(nèi)存中 關(guān)鍵的技術(shù)之一，它用來增大單顆芯片的容量。

    3ds技術(shù) 初由美光提出的,它類似于傳統(tǒng)的堆疊封裝技術(shù)，如手機(jī)芯片中的arm處理器就是采用堆疊封裝來以減少體積。在3ds技術(shù)中，內(nèi)存模塊使用特殊設(shè)計(jì)的主從dram die，其中只有主dram die才與外界內(nèi)存控制器發(fā)生聯(lián)系，從die只是個(gè)跟班的小弟，主從dram die之間通過金屬線進(jìn)行連接。那么ddr4怎么來實(shí)現(xiàn)主從dram die連接呢？這里面的秘密就是tsv硅穿孔技術(shù)。

    所謂硅穿孔，就用激光或蝕刻方式在硅片上鉆出小孔，然后填入金屬聯(lián)通孔洞，這樣經(jīng)過硅穿孔的不同硅片之間的信號(hào)可以互相傳輸。根據(jù)jedec的說明，在使用了3ds堆疊封裝技術(shù)后，單條內(nèi)存的容量 大可以達(dá)到目前產(chǎn)品的8倍之多。舉例來說，目前常見的大容量內(nèi)存單條容量為8gb（單顆芯片512mb，共16顆），未來ddr4 大可以達(dá)到64gb，甚至128gb。不過3ds工藝對(duì)生產(chǎn)工藝要求很高，良品率在短時(shí)間內(nèi)很難得到保證。因此很可能會(huì)大幅度提高內(nèi)存的成本和銷售價(jià)格，對(duì)ddr4的推廣來說是非常不利的。

4、ddr4外觀大變

　　技術(shù)升級(jí)并不僅僅體現(xiàn)在內(nèi)部，同樣體現(xiàn)在ddr4的外部。 明顯的變化就是ddr4內(nèi)存的金手指。由于改用點(diǎn)對(duì)點(diǎn)總線，ddr4的金手指觸點(diǎn)從ddr3的240個(gè)增加到284個(gè)(筆記本so-dimm ddr4的觸點(diǎn)為256個(gè))，不過由于每一個(gè)觸點(diǎn)的間距從1毫米縮減到0.85毫米，因此ddr4內(nèi)存模塊的長度基本不變。

    此外，為了保護(hù)內(nèi)存在高頻率工作下的可靠性，ddr4內(nèi)存的金手指呈彎曲狀。我們都知道，外觀上，傳統(tǒng)內(nèi)存的金手指都是平直的，這樣的設(shè)計(jì)在生產(chǎn)時(shí)更為簡便，但這種設(shè)計(jì)讓內(nèi)存金手指插入內(nèi)存插槽后因受到的摩擦力較大往往導(dǎo)致內(nèi)存的易用性或可靠性上存在一定的瑕疵（君不見，用橡皮擦擦內(nèi)存金手指往往是解決電腦內(nèi)存故障的妙招。）。為了解決這個(gè)問題，ddr4的金手指采用弧面設(shè)計(jì)不但可以保證ddr4內(nèi)存的金手指和內(nèi)存插槽觸點(diǎn)有足夠的接觸面，信號(hào)傳輸穩(wěn)定無虞，又可以讓中間凸起的部分和內(nèi)存插槽產(chǎn)生足夠的摩擦力穩(wěn)定內(nèi)存。唯一的問題在于圓弧形的設(shè)計(jì)增加了pcb加工的難度，這將影響ddr4產(chǎn)品的價(jià)格和產(chǎn)量。

三、ddr4,何時(shí)登場？

    從目前的情況來看，ddr4在今年年底將可能開始試產(chǎn)，明年將開始進(jìn)入市場,而在2016年左右，ddr4將會(huì)徹底取代ddr3成為主流產(chǎn)品�，F(xiàn)在，你已經(jīng)可以在鎂光、三星等dram廠商的頁面上查詢到有關(guān)ddr4產(chǎn)品的相關(guān)信息和參數(shù)了，鎂光甚至已經(jīng)開始銷售ddr4內(nèi)存顆粒。至于在平臺(tái)方面，目前英特爾、amd并沒有透露將從何時(shí)開始支持ddr4。一些消息表明英特爾明年的頂級(jí)平臺(tái)haswell-ex將開始初步支持ddr4內(nèi)存。如果消息屬實(shí)，那么amd也應(yīng)該差不多在同一時(shí)間開始支持ddr4，畢竟兩個(gè)是冤家對(duì)頭。

    不過，ddr4點(diǎn)對(duì)點(diǎn)的訪問機(jī)制對(duì)主板設(shè)計(jì)提出了更高的要求：ddr4模組仍采用64bit并行總線與內(nèi)存控制器相連，雙通道設(shè)計(jì)則是128bit，但是由于采用點(diǎn)對(duì)點(diǎn)訪問機(jī)制，那么主板上對(duì)應(yīng)的數(shù)據(jù)排線也將達(dá)到128條，結(jié)合ddr4內(nèi)存高頻和高帶寬的特點(diǎn)，就要求主板pcb的數(shù)據(jù)線布置更為準(zhǔn)確、可靠。

編輯觀點(diǎn)：不驚艷的大升級(jí)

　　盡管ddr4所帶來的技術(shù)改進(jìn)不能用“驚艷“形容，但在jedec標(biāo)準(zhǔn)支持以及各大dram廠商、amd英特爾等平臺(tái)廠商支持下，ddr4內(nèi)存在未來必然成為主流是不容置疑。它的到來也將會(huì)顯而易見帶來pc行業(yè)的又一波升級(jí)熱潮,你現(xiàn)在需要做的就是往儲(chǔ)錢罐里儲(chǔ)錢就可以了……

• 1
• 2
• 下一頁

相關(guān)文章

• 上一篇： USB3.1接口解析
• 下一篇： 青島研發(fā)世界首臺(tái)食用蠟材質(zhì)3D打印機(jī)